本章主要关注8.4节内容 中断

第八章　CPU 的结构和功能

挑选少量习题

8.1　重点难点

本章要求全面认识计算机的核心——CPU，了解 CPU 的内部结构，应重点掌握：

（1）CPU 的功能和硬件组成。

（2）CPU 工作周期和指令周期的概念。

（3）一个完整的指令周期中的信息流程。

（4）指令流水技术。

（5）中断系统需要解决的问题及实施方案。

本章的难点是掌握各种中断技术。本章突出解决各种中断的共性问题，在第五章的 I/O 中断基础上，更全面地体现了中断系统在 CPU 中的重要地位和作用。建议结合第五章学习中断系统，这样更有利于建立整机概念。此外，影响流水线性能的因素也是本章较难理解的内容。

8.2　主要内容

8.2.1　CPU 的功能和组成

1. CPU 的功能

CPU 包括控制器和运算器，对于冯·诺伊曼结构的计算机而言，CPU 要负责协调并控制计算机各部件执行程序的指令序列，并要对数据进行加工。具体功能包括：

（1）控制程序的顺序执行（称指令控制）。

（2）产生完成每条指令所需的控制命令（称操作控制）。

（3）对各种操作加以时间上的控制（称时间控制）。

（4）对数据进行算术运算和逻辑运算（数据加工）。

（5）处理计算机在运行过程中出现的异常情况和特殊请求（中断处理）。

2. CPU 的组成

由于 CPU 要顺序执行程序的指令序列，为此必须不断取指令、分析指令和执行指令，并应有相应的寄存器指出现行指令的地址（如程序计数器 PC）和存放现行指令（如指令寄存器 IR）；还需有指令译码器，以及根据指令译码在规定的时间内发出各种操作命令的控制单元 CU。此外，为了完成算术运算和逻辑运算，必须有存放操作数的寄存器和算术逻辑运算部件 ALU。为了处理中断，还需有相应的中断系统。CPU 的组成框图如图 8.1 所示。




图 8.1 CPU 的组成框图

8.2.2 指令周期

1. 指令周期的概念

CPU 取出并执行一条指令所需的全部时间（即 CPU 完成一条指令的时间）叫做指令周期。其中取指令的时间叫做取指周期，执行指令的时间叫做执行周期。由于各种指令操作不同，因此各种指令的指令周期是不同的。图 8.2 所示为三条指令的指令周期。由图可见，三条指令的取指令时间是相同的，其中无条件转移指令 JMP X 在指令的执行阶段不访存，其指令周期最短；加法指令 ADD X（X 为主存单元）在指令的执行阶段需访存，其指令周期较长；乘法指令 MUL X（X 为主存单元）在指令执行阶段的操作比加法指令多得多（需重复加和移位），其指令周期最长。

由第七章可知，在间接寻址时，需多访问一次存储器取出有效地址。由第五章可知，当 CPU 采用中断方式实现主机与 I/O 交换信息时，CPU 在每条指令的执行周期结束前，要发中断查询信号，以检测是否有某个 I/O 提出请求。如果有请求，CPU 要进入中断响应阶段，又称中断周期（参见第五章图 5.17）。这样，一个完整的指令周期应包括取指、间址、执行和中断四个子周期，如图 8.3 所示。




图 8.2 各种指令周期的比较




图 8.3 指令周期的流程

2. CPU 的工作周期

CPU 访问一次存储器的时间称为 CPU 的工作周期。根据 CPU 访存的目的不同，可将 CPU 的工作周期分别命名为取指周期（为了取指令）、间址周期（为了取有效地址）、执行周期（为了取或存操作数）、中断周期（为了保存程序断点）。为了便于控制单元 CU 的设计（特别是组合逻辑设计），分别用四个触发器对应这四个工作周期。若不采用指令流水技术，则四个工作周期是不会重叠的。

3. 指令周期的信息流

假设 CPU 中有程序计数器 PC，指令寄存器 IR，存储器地址寄存器 MAR、存储器数据寄存器 MDR 和控制单元 CU，则 CPU 通过总线与存储器的连接示意图如图 8.4 所示。




图 8.4 CPU 通过总线与存储器的连接示意图

（1）取指周期信息流

PC→MAR→地址总线→存储器

CU（发读命令）→控制总线→存储器

存储器→数据总线→MDR→IR（存放指令）

（2）间址周期信息流

Ad(IR)（或 MDR）→MAR→地址总线→存储器

CU（发读命令）→控制总线→存储器

存储器→数据总线→MDR（存放有效地址）

（3）执行周期信息流

不同的指令在执行周期操作不同，故执行周期无统一的信息流。

（4）中断周期信息流

假设程序断点存入堆栈，并用 SP 指示栈顶地址，而且进栈操作是先修改栈指针，后存入数据，则中断周期的信息流是：

CU 控制（SP）-1→SP→MAR→地址总线→存储器

CU(发写命令)→控制总线→存储器

PC→MDR→数据总线→存储器(程序断点存入存储器)

8.2.3 指令流水

通过前面各章的学习可知,为了提高访存速度,除了采用高速存储芯片之外,还可以采用多体结构和高速缓冲存储器等措施。为了提高主机与 I/O 交换信息的速度,可以采用 DMA 方式,也可以采用多总线结构,将速度不一的 I/O 分别挂到不同带宽的总线上,以解决总线的瓶颈问题。为了提高处理机速度,除了采用高速的器件外,还可以改进系统的结构,开发系统的并行性。具体可采用流水技术。

1. 指令流水概念

指令流水就是改变各条指令按顺序串行执行的规则,如图 8.5 所示,使机器在执行上一条指令的同时,取出下一条指令,即上一条指令的执行周期和下一条指令的取指周期同时进行。图 8.6所示为指令的二级流水示意图。




图 8.5 指令的串行执行




图 8.6 指令的二级流水示意图

通常指令的执行时间大于取指时间,而且当遇到条件转移指令时,必须等到上一条指令执行阶段结束,根据结果判断条件是否成立后,才能决定下一条指令的地址,这些都是影响二级流水效率的因素。为了进一步提高处理速度,可将指令的处理过程分解为更细的几个阶段。如将一个指令周期分成取指(IF)、指令译码(ID)、执行(EX)和回写(WR)四个阶段,就形成了四级流水,如图 8.7 所示。如果将一个指令周期分成取指(IF)、指令译码(ID)、计算操作数地址(CO)、取操作数(FO)、执行指令(EI)、写操作数(WO)六个阶段,就形成了六级流水,如图 8.8 所示。

在指令流水中,当遇到结构相关(即硬件资源满足不了指令重叠执行的要求,产生了资源冲突)、数据相关(即由于指令重叠执行,可能改变操作数的读写访问顺序,导致数据相关冲突)以及控制相关(即当流水线遇到分支指令或其他改变程序计数器 PC 值的指令,造成指令执行顺序的改变)时,流水线会受阻,影响流水线性能。为解决上述问题,可采用相应措施,具体在后续课程“计算机体系结构”中介绍。




图 8.7　指令的四级流水




图 8.8　指令的六级流水

2. 流水线性能

流水线性能通常用吞吐率、加速比和效率三项指标来衡量。

(1) 吞吐率

吞吐率是指在指令流水线中,单位时间内流水线所完成指令或输出结果的数量。吞吐率又有最大吞吐率和实际吞吐率之分。

最大吞吐率是指流水线在连续流动达到稳定状态后所获得的吞吐率。对于 m 段的指令流水线(即 m 级流水)而言,若各段的时间均为 Δt,则最大吞吐率为

$$T_{P\max}=\frac{1}{\Delta t}$$

实际吞吐率是指流水线完成 n 条指令的实际吞吐率。对于 m 段的流水线而言,若各段的时间均为 Δt,连续处理 n 条指令,除第一条指令需 $m\Delta t$ 外,其余$(n-1)$条指令,每隔 Δt 就有一个结果输出,故实际吞吐率为

$$T_P=\frac{n}{m\Delta t+(n-1)\Delta t}$$

(2) 加速比

加速比是指 m 段流水线的速度与等功能的非流水线的速度之比。设流水线各段时间均为 Δt,则完成 n 条指令在 m 段流水线上共需 $T=m\Delta t+(n-1)\Delta t$ 时间。而在等效的非流水线上所需时间为 $T'=nm\Delta t$。故加速比为

$$S_P=\frac{nm\Delta t}{m\Delta t+(n-1)\Delta t}=\frac{nm}{m+n-1}$$

(3) 效率

效率是指流水线中各功能段的利用率。由于流水线有建立时间和排空时间,因此各功能段的设备不可能一直处于工作状态,总有一段空闲时间(见图 8.9)。由图 8.9 可见,$mn\Delta t$ 是流水线各段处于工作时间的时空区,而流水线中各段总的时空区是 $m(m+n-1)\Delta t$。效率可用流水线各段处于工作时间的时空区与流水线中各段总的时空区之比来衡量,即

$$E=\frac{mn\Delta t}{m(m+n-1)\Delta t}=\frac{n}{m+n-1}=\frac{S_P}{m}$$




图 8.9 各段时间相等的流水线时空图

3. 流水线中的多发技术

为了提高流水线的性能,设法在一个时钟周期(机器主频的倒数)内产生更多条指令的结果,这就是流水线中的多发技术。常见的有超标量技术、超流水线技术和超长指令字技术。图 8.10所示为这三种多发技术和普通四级流水技术(见图 8.10(a))的区别。

超标量流水技术如图 8.10(b)所示。在每个时钟周期内可同时并发多条独立指令,即以并行操作方式将两条或两条以上(图中所示为三条)指令编译并执行。在一个时钟周期内,有多个功能部件同时执行多条指令。

超流水线技术如图 8.10(c)所示。它将流水线再分段,图中将原来的一个时钟周期分成三段,同一个功能部件在一个时钟周期内要被使用三次,使流水线以 3 倍于原来时钟频率的速度运行。

超长指令字技术如图 8.10(d)所示。它利用在编译程序编译时指令间潜在的并行性,把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令(指令字长可达几百位),需要有多个功能部件(每一个操作码字段控制一个功能部件)同时工作。

超标量流水技术和超流水线技术都不能靠硬件重新安排指令的执行顺序,需与编译优化技术配合。超长指令字技术要求编译器充分挖掘指令间潜在的并行性,具有更高的并行处理能力,对优化编译器的要求更高。




图 8.10 四种流水技术的比较

8.2.4 中断系统

计算机在执行程序的过程中，遇到了异常情况或特殊请求，为了解决这些问题，计算机必须暂停现行程序，转去为这些异常情况或特殊请求服务（中断服务），服务结束后再返回到程序断点继续执行原程序，这就是中断。第五章对 I/O 中断作了详细讨论，实际上 I/O 中断只是 CPU 众多中断中的一种，本小节主要讨论各种中断的共性问题以及实施方案。

1. 中断系统需解决的问题

引起中断的因素很多，有人为设置的中断，由程序设计不周引起的程序性事故、硬件故障和 I/O 设备准备就绪提出的中断，通过键盘等外部事件引起的中断，等等。除人为设置的以外，上述各种中断因素大多数是随机的。通常把各种中断因素称为中断源。中断源可分两大类：一类为不可屏蔽中断，这类中断 CPU 不能禁止响应（如电源掉电）；另一类属于可屏蔽中断，这类中断 CPU 可根据这些中断源是否被屏蔽来确定是否响应。为了解决各中断源提出的请求，CPU 中需设置中断系统。归纳起来，中断系统需解决如下一些共性问题。

（1）各中断源如何向 CPU 提出中断请求？

(2) 当多个中断源同时提出中断请求时,中断系统如何确定优先响应哪个中断源的请求?

(3) CPU 在什么条件、什么时间、以什么方式响应中断?

(4) CPU 响应中断后如何保护现场?

(5) CPU 响应中断后,如何寻找中断服务程序的入口地址?

(6) 中断处理结束后,CPU 如何恢复现场,如何返回到原程序的间断处?

(7) CPU 如何处理在中断处理过程中又出现的新的中断请求?

为了解决上述七个问题,在中断系统中需配置相应的硬件和软件,统称中断技术。

2. 中断系统中的各种软、硬件技术

(1) 设置中断请求标记

为了判断哪个中断源提出请求,中断系统需对每个中断源设置中断请求标记触发器 INTR,当其状态为"1"时,表示中断源有请求。这些触发器可组成中断请求标记寄存器,该寄存器可集中在 CPU 内,也可分散在各个中断源中。

(2) 设置中断判优逻辑

中断系统在任一瞬间只能响应一个中断源的请求。由于许多中断源提出中断请求的时间都是随机的,因此当多个中断源同时提出请求时,需通过中断判优逻辑确定响应哪个中断源的请求。

中断判优可以用硬件实现,也可用软件实现。

① 硬件排队

硬件排队器可设置在 CPU 内,也可分散在各个中断源中。图 8.11 所示是集中在 CPU 内的排队器,图中排队器的输入来自中断源 1、2、3、4 的中断请求标记触发器的"原端" $INTR_i$,当最高优先级的中断源有请求时,$INTR_1 = 1$,就可封住比它级别低的中断源的请求。




图 8.11 集中在 CPU 内的排队器(1、2、3、4 按降序排列)

图 8.12 所示是分散在各个中断源中的链式排队器。图中每个中断源配置两个反相器和两个与非门,如图中虚线框所示。它们虽然分散在各中断源中,但却像链条一样组成一个链式排队

器。排队器的输入来自各中断请求标记触发器的“非端”$\overline{INTR_i}$，当某个中断源有请求时，$\overline{INTR_i}=0$，可封住级别比它低的中断源的请求，而中断请求触发器的原端 $INTR_i$ 又能保证排队器只有一个输出 $INTP_i$ 有效。




图 8.12　链式排队器(1、2、3、4 按降序排列)

② 软件排队

软件排队是通过编写查询程序实现的，其程序框图如图 8.13 所示。

(3) CPU 响应中断的条件和时间

在中断系统中设置一个允许中断触发器 EINT，仅当 EINT=1(开中断)时，CPU 可以响应中断源的请求。

各个中断源提出请求的时间是随机的，但 CPU 统一在每条指令执行周期结束时刻，发出中断查询信号，若查询到有中断请求，CPU 进入中断周期；若未查询到有中断请求，CPU 则进入下一条指令的取指周期(见图 8.3)。

CPU 一旦进入了中断周期，即执行一条中断隐指令，完成下列操作：

① 保护程序断点；

② 寻找中断服务程序入口地址；

③ 硬件关中断。




图 8.13　按 A>B>C……优先级别的软件排队

(4) 保护现场

保护现场包括程序断点的保护和 CPU 内部各寄存器内容的保护。其中程序断点的保护由中断隐指令完成，CPU 内部各寄存器内容的保护在中断服务程序中由用户(或系统)用机器指令编程实现(参见第五章图 5.17)。

(5) 中断服务程序入口地址的寻找

通常有两种方法寻找中断服务程序的入口地址:硬件向量法和软件查询法。

硬件向量法通过硬件产生向量地址,再由向量地址找到中断服务程序入口地址。向量地址由向量地址形成部件产生,其输入来自排队器输出,其输出即为向量地址。图 8.14 所示是向量地址形成部件框图。向量地址可通过两种办法寻找入口地址:一种是在向量地址单元内存放一条无条件转移指令,如图 8.15(a)所示;另一种是在向量地址单元内直接存放入口地址,形成一个中断向量地址表,如图 8.15(b)所示。图 8.15(a)、(b)中的 12H、13H、14H 为向量地址,200、300、400 为入口地址。




图 8.14 向量地址形成部件框图




图 8.15 通过向量地址寻找入口地址

软件查询法是用软件编程的办法寻找入口地址,其程序流程框图与图 8.13 相同。

(6) 恢复现场和中断返回

恢复现场是指在中断返回前,必须将寄存器的内容恢复到中断处理前的状态,这部分工作由中断服务程序完成(参见第五章图 5.17)。

中断返回由中断服务程序的最后一条中断返回指令完成。

(7) 中断屏蔽技术

中断屏蔽技术主要用于多重中断,多重中断的示意图如第五章图 5.7(b)所示。CPU 要具备处理多重中断的功能,必须满足下列条件:

① 在中断服务程序中提前设置开中断指令(参见第五章图 5.17(b))。

由于在中断周期内由中断隐指令自动完成了置"0"允许中断触发器 EINT(关中断),因此只有在中断服务程序中用开中断指令置"1"EINT 后,才能再次响应新的中断请求。

② 优先级别高的中断源有权中断优先级别低的中断源。

为了保证级别低的中断源不干扰比其级别高的中断源的中断处理过程,可采用屏蔽技术。例如可用屏蔽触发器去禁止中断源发中断请求,如在第五章图 5.6 中,当中断源被屏蔽(MASK=1)时,此时即使 D=1,在中断查询信号到来时刻,仍将 INTR 置"0",CPU 接收不到该中断源的中断请求,即它被屏蔽。也可以用屏蔽触发器的输出,封住某个中断源的中断请求信号,使其排队不被选中,也即将它屏蔽,如图 8.16 所示。




图 8.16　具有屏蔽功能的排队器

每个中断源都有一个屏蔽触发器，所有屏蔽触发器组合在一起，便构成一个屏蔽寄存器，屏蔽寄存器的内容称做屏蔽字（又称屏蔽码），每个中断源都对应一个屏蔽字。中断优先级与屏蔽字的关系如表 8.1 所示。

表 8.1　中断优先级与屏蔽字的关系

优先级	屏蔽字
1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2	0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
3	0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
4	0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
5	0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
6	0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
⋮	⋮
15	0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
16	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

在中断服务程序中设置适当的屏蔽字（码），便能起到对优先级别不同的中断源的屏蔽作用。由表 8.1 可见，任何一个级别（如第 n 级）的中断源，其屏蔽字的高 $n-1$ 位为 0，其余各位为 1。这样设置的屏蔽字能保证比第 n 级更高的中断源可以中断第 n 级和比第 n 级低的中断服务程序。

由于开中断指令之后便允许中断嵌套，因此设置屏蔽字（码）的指令应安排在中断服务程序的开中断指令之前。

利用屏蔽技术可以改变各中断源的优先等级，使计算机适应各种场合的需要。严格地说，优

先级包含响应优先级和处理优先级。响应优先级是指 CPU 响应各中断源请求的优先次序，这种次序往往是硬件线路已设置好的，不便于改动。处理优先级是指 CPU 实际对各中断源请求的处理优先次序。如果不采用屏蔽技术，响应的优先次序就是处理的优先次序。

采用了屏蔽技术后，通过在中断服务程序中设置新的屏蔽字就可改变 CPU 执行程序的轨迹。例如 A、B、C、D 四个中断源的优先级别按 A→B→C→D 降序排列，根据这一次序，CPU 执行程序的轨迹如图 8.17 所示。当四个中断源同时提出请求时，处理次序与响应次序一致。




图 8.17 CPU 执行程序的轨迹

在不改变 CPU 响应中断的次序下，通过改变屏蔽字可以改变 CPU 处理中断的次序。如将上述四个中断源的处理次序改为：A→D→C→B，则每个中断源所对应的屏蔽字发生了变化，如表 8.2 所示。表中原屏蔽字对应 A→B→C→D 的响应顺序，新屏蔽字对应 A→D→C→B 的处理顺序。

表 8.2 中断处理次序与屏蔽字的关系

中断源	原屏蔽字	新屏蔽字
A	1 1 1 1	1 1 1 1
B	0 1 1 1	0 1 0 0
C	0 0 1 1	0 1 1 0
D	0 0 0 1	0 1 1 1

在同样中断请求的情况下，CPU 执行程序的轨迹发生了变化，如图 8.18 所示。CPU 在运行程序的过程中，A、B、C、D 四个中断源同时提出请求，按照中断级别的高低，CPU 首先响应并处理 A 中断源的请求，由于 A 的屏蔽字是 1111，屏蔽了所有的中断源，故 A 程序可以全部执行完，然后回到主程序。由于 B、C、D 的中断请求还未响应，而 B 的响应优先级高于其他，所以 CPU 响应 B 的请求，进入 B 的中断服务程序。在 B 的服务程序中，由于设置了新的屏蔽字 0100，即 A、C、D 可打断 B，而 A 程序已执行完，C 的响应优先级又高于 D，于是 CPU 响应 C，进入 C 的服务程序。

在 C 的服务程序中，由于设置了新的屏蔽字 0110，即 A、D 可打断 C，而 A 程序已执行完，于是 CPU 响应 D，执行 D 的服务程序。在 D 的服务程序中，屏蔽字变成 0111，即只有 A 可打断 D，但 A 已处理结束，所以 D 可以一直处理完，然后回到 C 程序。C 程序执行完后，回到 B 程序。B 程序执行完后，回到主程序。至此，A、B、C、D 均处理完毕。

采用了屏蔽技术后，在中断服务程序中需设置新的屏蔽字，其流程如图 8.19 所示。与第五章图 5.17(b)所示的中断服务程序相比，增加了置屏蔽字和恢复屏蔽字两部分内容。而且为了防止在恢复现场过程中又出现新的中断，在恢复现场前又增加了关中断，恢复屏蔽字之后，必须再次开中断。




图 8.18　改变中断处理次序后 CPU 执行程序的轨迹




图 8.19　采用屏蔽技术的中断服务程序

8.3　例题精选

例 8.1　假设主机框图如图 8.20 所示，各部分之间的连线表示数据通路，箭头表示信息传送方向。

(1) 标明图中 X、Y、Z、W 四个寄存器的名称。

(2) 简述取指令的数据通路。

(3) 简述取数指令和存数指令执行阶段的数据通路。




图 8.20 例 8.1 主机框图

【解】

(1) 图中 X 为存储器数据寄存器 MDR,Y 为存储器地址寄存器 MAR,Z 为指令寄存器 IR,W 为程序计数器 PC。

(2) 取指令的数据通路是:W→Y→M→X→Z。

(3) 取数指令是将指令地址码字段指出的存储单元的内容读到 AC 中。由于图中 X(MDR)与 AC 无直接通路,要经过 ALU 实现数据传送,故执行阶段的数据通路是:X(或 Z)→Y→M→X→ALU→AC。

存数指令是将 AC 的内容存入指令地址码字段指出的存储单元中,其执行阶段的数据通路是先置地址 X(或 Z)→Y→M,然后 AC→X→M。

例 8.2 设 CPU 内有下列部件:PC、IR、SP、AC、MAR、MDR 和 CU,要求:

(1) 写出完成间接寻址的取数指令 LDA @X(将主存某单元的内容取至 AC 中)的信息流。

(2) 画出中断周期的信息流,并简要说明。

【解】

(1) 完成间接寻址的取数指令包括取指、间址和执行三个阶段。

取指阶段的信息流:

PC→MAR→地址线

CU 发出读存储器命令

M→数据线→MDR→IR,至此指令读至 IR

OP(IR)→CU,指令操作码送 CU 分析

(PC)+1→PC,形成下一条指令地址

间址阶段的信息流:

MDR(或 IR)的地址码字段→MAR→地址线

CU 发出读存储器命令

M→数据线→MDR,至此有效地址读至 MDR

执行阶段的信息流:

MDR→MAR→地址线

CU 发出读存储器命令

M→数据线→MDR→AC,至此数据读至 AC 中

(2) 中断周期的信息流

在中断周期内需将程序断点(在 PC 中)保存起来,通常把断点存入堆栈。假设进栈操作是先修改堆栈指针,后存入数据,则中断周期的信息流如图 8.21 所示。具体可描述为:

CU 控制　(SP)-1→SP→MAR→地址线

CU 发出写存储器命令

PC→MDR→数据线→存储器

CU 将向量地址(硬件向量法)或中断识别程序入口地址(软件查询法)→PC




图 8.21　例 8.2 中断周期信息流

例 8.3　假设指令流水线分取指(IF)、译码(ID)、执行(EX)、回写(WR)四个过程段,共有 10 条指令连续输入此流水线。

(1) 画出指令周期流程。

(2) 画出非流水线时空图。

(3) 画出流水线时空图。

(4) 假设时钟周期为 100 ns,求流水线的实际吞吐率(单位时间执行完毕的指令数)。

(5) 求该流水处理器的加速比。

(6) 求该流水线的效率。

【解】


(1) 根据指令周期包括 IF、ID、EX、WR 四个子过程,图 8.22(a)为指令周期流程图。

(2) 非流水线时空图如图 8.22(b)所示。假设一个时间单位为一个时钟周期,则每隔 4 个时钟周期才有一个输出结果。


(3) 标准流水线时空图如图 8.22(c)所示。由图可见,第一条指令出结果需要 4 个时钟周期。当流水线满载时,以后每一个时钟周期可以出一个结果,即执行完一条指令。



(a) 指令周期流程图



(b) 非流水线时空图



(c) 标准流水线时空图

图 8.22 例 8.3 答图

(4) 由图 8.22(c)所示的 10 条指令进入流水线的时空图可见,在 13 个时钟周期结束时,CPU 执行完 10 条指令,故实际吞吐率为:

$10/(100\ \text{ns}\times 13)\approx 0.77\times 10^7$ 条指令/s

(5) 在流水处理器中,当任务饱满时,指令不断输入流水线,不论是几级流水线,每隔一个时钟周期都输出一个结果。对于本题四级流水线而言,处理 10 条指令所需的时钟周期数为 $T_4=4+(10-1)=13$。而非流水线处理 10 条指令需 $4\times 10=40$ 个时钟周期。故该流水处理器的加速比为 $40\div 13\approx 3.08$

(6) 流水线的效率为加速比 $S_p/m=3.08/4=0.77$

例 8.4　流水线中有三类数据相关冲突：写后读相关（Read After Write，RAW），读后写相关（Write After Read，WAR），写后写相关（Write After Write，WAW）。判断下面三组指令各存在哪种类型的数据相关。

(1) I_1　SUB　R_1,R_2,R_3　　;$(R_2)-(R_3)\rightarrow R_1$

　　I_2　ADD　R_4,R_5,R_1　　;$(R_5)+(R_1)\rightarrow R_4$

(2) I_3　STA　M,R_2　　;$(R_2)\rightarrow M$，M 为存储单元

　　I_4　ADD　R_2,R_4,R_5　　;$(R_4)+(R_5)\rightarrow R_2$

(3) I_5　MUL　R_3,R_2,R_1　　;$(R_2)\times(R_1)\rightarrow R_3$

　　I_6　SUB　R_3,R_4,R_5　　;$(R_4)-(R_5)\rightarrow R_3$

【解】　在第(1)组指令中，I_1 指令运算结果应先写入 R_1，然后在 I_2 指令中读出 R_1 内容。由于 I_2 指令进入流水线，使得 I_2 指令在 I_1 指令写入 R_1 前就读出 R_1 的内容，发生 RAW 相关。

在第(2)组指令中，I_3 指令应先读出 R_2 内容并存入存储器单元 M 中，然后 I_4 指令中将运算结果写入 R_2 中。但由于 I_4 指令进入流水线，使得 I_4 指令在 I_3 指令读出 R_2 之前就写入 R_2，发生 WAR 相关。

在第(3)组指令中，如果 I_6 指令减法运算完成时间早于 I_5 指令的乘法运算时间，使得 I_6 指令在 I_5 指令写入 R_3 之前就写入 R_3，导致 R_3 内容错误，发生 WAW 相关。

例 8.5　假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果寄存器写回（WB）五个过程段。现有下列指令序列进入该流水线。

① ADD　R_1,R_2,R_3　　;$(R_2)+(R_3)\rightarrow R_1$

② SUB　R_4,R_1,R_5　　;$(R_1)-(R_5)\rightarrow R_4$

③ AND　R_6,R_1,R_7　　;$(R_1)\text{AND}(R_7)\rightarrow R_6$

④ OR　R_8,R_1,R_9　　;$(R_1)\text{OR}(R_9)\rightarrow R_8$

⑤ XOR　R_{10},R_1,R_{11}　　;$(R_1)\text{XOR}(R_{11})\rightarrow R_{10}$

试问：

(1) 如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进入流水线，试问上述指令中哪些指令将从未准备好数据的 R_1 寄存器中取到错误的操作数？

(2) 假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占多少个时钟周期？

【解】

(1) 由上述指令序列可见，ADD 指令后的所有指令都用到 ADD 指令的计算结果。表 8.3 列出了未对数据相关进行特殊处理的流水线示意，表中 ADD 指令在 WB 段才将计算结果写入寄存器 R_1 中，但 SUB 指令在其 ID 段就要从寄存器 R_1 中读取该计算结果。同样 AND 指令、OR 指令也将受到这种相关关系的影响。ADD 指令只有到第五个时钟周期末尾才能结束对寄存器 R_1 的写操作，使 XOR 指令可以正常操作，因为它在第六个时钟周期才读寄存器 R_1 的内容。

表 8.3 未对数据相关进行特殊处理的流水线

时钟周期	1	2	3	4	5	6	7	8	9
ADD	IF	ID	EX	MEM	WB				
SUB		IF	ID	EX	MEM	WB			
AND			IF	ID	EX	MEM	WB		
OR				IF	ID	EX	MEM	WB	
XOR					IF	ID	EX	MEM	WB

(2) 表 8.4 列出了对这些指令之间数据相关进行特殊处理的流水示意。由此表可见,从第一条指令进入流水线到最后一条指令出结果,共需 12 个时钟周期。

表 8.4 对数据相关进行特殊处理的流水线

时钟周期	1	2	3	4	5	6	7	8	9	10	11	12
ADD	IF	ID	EX	MEM	WB							
SUB		IF				ID	EX	MEM	WB			
AND			IF				ID	EX	MEM	WB		
OR				IF				ID	EX	MEM	WB	
XOR					IF				ID	EX	MEM	WB

例 8.6 回答下列问题:

(1) 一个完整的指令周期包括哪些 CPU 工作周期?

(2) 中断周期前和中断周期后各是 CPU 的什么工作周期?

(3) DMA 周期前和 DMA 周期后各是 CPU 的什么工作周期?

【解】

(1) 一个完整的指令周期包括取指周期、间址周期、执行周期和中断周期。其中取指和执行周期是每条指令都有的。间址周期只有间接寻址(存储器间接寻址)的指令才有。中断周期只有在条件满足时才有。

(2) 中断周期前是执行周期,中断周期后是取指周期。

(3) DMA 周期前可以是取指周期、间址周期、执行(取数和存数)周期或中断周期,DMA 周期后也可以是取指周期、间址周期、执行(取数或存数)周期或中断周期。总之,DMA 周期前后都是存取周期。

例 8.7 判断下列叙述是否正确,并对错误的叙述加以修改。

(1) 一个更高级的中断请求一定可以中断另一个正在执行的中断处理程序。

(2) 所谓关中断就是屏蔽所有的中断源。

（3）一旦有中断请求出现，CPU 立即停止当前指令的执行，转去执行中断服务程序。

（4）为了保证中断服务程序执行后能正确返回到被中断的程序断点处继续执行程序，必须进行现场保护。

（5）中断级别最高的是不可屏蔽中断。

（6）CPU 响应中断后，由用户通过关中断指令置“0”允许中断触发器。

（7）在多重中断系统中，CPU 响应中断后可以立即响应更高优先级的中断请求。

（8）CPU 响应中断时暂停当前程序的运行，自动转去执行中断服务程序。

【解】　上述说法中，(4)、(8)正确，其余有错，修改如下：

（1）如果 CPU 处于关中断状态（允许中断触发器 EINT=0），或者更高级的中断源被屏蔽，则优先级高的中断源就不能中断另一个正在执行的中断处理程序。

（2）关中断是指允许中断触发器 EINT=0，CPU 不允许响应任何中断，这和屏蔽中断源是两个概念。

（3）一旦有中断请求出现，CPU 必须执行完当前指令后才能转去受理中断请求（如果允许中断触发器为“1”）。

（4）级别最高的中断不一定是不可屏蔽中断，这与机器的设计有关。例如 8086/8088 中，内部中断的优先级比不可屏蔽中断的级别更高。

（5）CPU 响应中断后，不是由用户通过关中断指令置“0”允许中断触发器的，而是由硬件（中断隐指令）自动完成的。

（6）在多重中断系统中，CPU 响应中断后，在保护断点和现场以及开中断之前，CPU 不能立即响应更高优先级的中断请求。

例 8.8　设某机有四个中断源 A、B、C、D，其硬件排队优先次序为 A>B>C>D，现要求将中断处理次序改为 D>A>C>B。

（1）写出每个中断源对应的屏蔽字。

（2）按图 8.23 所示的时间轴给出的四个中断源的请求时刻，画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20 μs。




图 8.23　例 8.8 设置中断请求的时刻

【解】

（1）在中断处理次序改为 D>A>C>B 后，每个中断源新的屏蔽字如表 8.5 所示。

表 8.5 例 8.8 各中断源对应的屏蔽字

中断源	屏蔽字			
	A	B	C	D
A	1	1	1	0
B	0	1	0	0
C	0	1	1	0
D	1	1	1	1

（2）根据新的处理次序，CPU 执行程序的轨迹示意图如图 8.24 所示。




图 8.24 例 8.8(2)答图

例 8.9 设某机有四个中断源 1、2、3、4，其硬件排队优先次序按 1→2→3→4 降序排列，各中断源的服务程序中所对应的屏蔽字如表 8.6 所示。

表 8.6 例 8.9 各中断源对应的屏蔽字

中断源	屏蔽字			
	1	2	3	4
1	1	1	0	1
2	0	1	0	0
3	1	1	1	1
4	0	1	0	1

（1）给出上述四个中断源的中断处理次序。

（2）若四个中断源同时有中断请求，画出 CPU 执行程序的轨迹。

【解】

（1）根据表 8.6，四个中断源的处理次序是 3→1→4→2。

（2）当四个中断源同时有中断请求时，由于硬件排队的优先次序是 1→2→3→4，故 CPU 先响应 1 的请求，执行 1 的服务程序。该程序中设置了屏蔽字 1101，故开中断指令后转去执行 3 服务程序，且 3 服务程序执行结束后又回到 1 服务程序。1 服务程序结束后，CPU 还有 2、4 两个中断源请求未响应。由于 2 的响应优先级高于 4，故 CPU 先响应 2 的请求，执行 2 服务程序。在 2 服务程序中由于设置了屏蔽字 0100，意味着 1、3、4 可中断 2 服务程序。而 1，3 的请求已处理结束，因此在开中断指令之后转去执行 4 服务程序，4 服务程序执行结束后又回到 2 服务程序的断点处，继续执行 2 服务程序，直至该程序执行结束。图 8.25 所示为 CPU 执行程序的轨迹。




图 8.25　例 8.9(2)答图

例 8.10　设某机有六个中断源，优先顺序按 0→1→2→3→4→5 降序排列。

（1）若在某用户程序的运行过程中，依次发生了 3、2、1 级中断请求，画出 CPU 的程序运行轨迹。

（2）若在 3、2、1 级中断请求发生之前，用改变屏蔽字的方法，将优先级的顺序从高到低改为 0→5→3→4→1→2。试在与（1）相同的请求顺序和请求时间的情况下，画出 CPU 程序的运行轨迹。

【解】

（1）依次发生 3、2、1 级中断请求的 CPU 程序的运行轨迹示意图如图 8.26 所示。




图 8.26　例 8.10(1)答图

(2) 改变了优先处理顺序后,在与(1)相同的请求顺序和请求时间的情况下,若 3 程序较长,2、1 提出请求均在 3 程序的执行时间内,则 CPU 程序的运行轨迹示意图如图 8.27(a)所示。




图 8.27 例 8.10(2)答图

若 3 程序较短,2 的请求发生在 3 程序的执行时间内,1 的请求发生在 3 程序执行结束后,则 CPU 程序的运行轨迹示意图如图 8.27(b)所示。

8.4 习题训练

参考答案见本PDF最后几页

8.4.1 选择题

1. CPU 是指 B 。

A. 控制器

B. 运算器和控制器

C. 运算器、控制器和主存

2. 控制器的全部功能是 C 。

A. 产生时序信号

B. 从主存取出指令并完成指令操作码译码
C. 从主存取出指令、分析指令并产生有关的操作控制信号

3. 指令周期是____C____。
A. CPU 执行一条指令的时间
B. CPU 从主存取出一条指令的时间
C. CPU 从主存取出一条指令加上执行这条指令的时间

4. 下列说法中____B____是正确的。
A. 指令周期等于机器周期
B. 指令周期大于机器周期
C. 指令周期是机器周期的 2 倍

5. 中断标志触发器用于____B____。
A. 向 CPU 发中断请求
B. 指示 CPU 是否进入中断周期
C. 开放或关闭中断系统

6. 允许中断触发器用于____C____。
A. 向 CPU 发中断请求
B. 指示正有中断在进行
C. 开放或关闭中断系统

7. CPU 响应中断的时间是____A____。
A. 一条指令执行结束
B. 外部设备提出中断
C. 取指周期结束

8. 向量中断是____C____。
A. 外部设备提出中断
B. 由硬件形成中断服务程序入口地址
C. 由硬件形成向量地址,再由向量地址找到中断服务程序入口地址

9. 程序计数器的位数取决于____A____。
A. 存储器的容量　　B. 机器字长　　C. 指令字长

10. 响应中断请求的条件是____B____。
A. 外部设备提出中断
B. 外部设备工作完成和系统允许时
C. 外部设备工作完成和中断标记触发器为“1”时

11. 隐指令是指____C____。
A. 操作数隐含在操作码中的指令
B. 在一个机器周期里完成全部操作的指令

C. 指令系统中没有的指令

12. 中断向量可提供_____。

A. 被选中设备的地址

B. 传送数据的起始地址

C. 中断服务程序入口地址

D. 主程序的断点地址

13. 指令寄存器的位数取决于_____。

A. 存储器的容量　　B. 指令字长　　C. 机器字长

14. 在中断周期中，由_____将允许中断触发器置“0”。

A. 关中断指令　　B. 中断隐指令　　C. 开中断指令

15. CPU 中的通用寄存器位数取决于_____。

A. 存储器容量　　B. 指令的长度　　C. 机器字长

16. 程序计数器 PC 属于_____。

A. 运算器　　B. 控制器　　C. 存储器

17. CPU 不包括_____。

A. 地址寄存器　　B. 指令寄存器 IR　　C. 地址译码器

18. 与具有 n 个并行部件的处理器相比，一个 n 段流水处理器_____。

A. 具备同等水平的吞吐能力

B. 不具备同等水平的吞吐能力

C. 吞吐能力大于前者的吞吐能力

19. CPU 中的译码器主要用于_____。

A. 地址译码

B. 指令译码

C. 选择多路数据至 ALU

20. CPU 中的通用寄存器_____。

A. 只能存放数据，不能存放地址

B. 可以存放数据和地址

C. 可以存放数据和地址，还可以代替指令寄存器

21. 某机有四级中断，优先级从高到低为 1→2→3→4。若将优先级顺序修改，改后 1 级中断的屏蔽字为 1011，2 级中断的屏蔽字为 1111，3 级中断的屏蔽字为 0011，4 级中断的屏蔽字为 0001，则修改后的优先顺序从高到低为_____。

A. 3→2→1→4　　B. 1→3→4→2　　C. 2→1→3→4。

22. 中断系统是由_____实现的。

A. 硬件　　B. 固件　　C. 软硬件结合

23. 超标量流水技术是指_____。

A. 缩短原来流水线的处理器周期
B. 在每个时钟周期内同时并发多条指令
C. 把多条能并行操作的指令组合成一条具有多个操作码字段的指令

24. 超流水线技术是_____。
A. 缩短原来流水线的处理器周期
B. 在每个时钟周期内同时并发多条指令
C. 把多条能并行操作的指令组合成一条具有多个操作码字段的指令

25. CPU 响应中断的时间是_____。
A. 中断源提出请求
B. 取指周期结束
C. 执行周期结束

26. 中断周期前是_____,中断周期后是_____。
A. 取指周期,执行周期
B. 执行周期,取指周期
C. 间址周期,执行周期

27. 由编译程序将多条指令组合成一条指令,这种技术称做_____。
A. 超标量技术
B. 超流水线技术
C. 超长指令字技术

28. RISC 机器_____。
A. 不一定采用流水技术
B. 一定采用流水技术
C. CPU 配备很少的通用寄存器

29. 以下叙述中_____是正确的。
A. RISC 机一定采用流水技术
B. 采用流水技术的机器一定是 RISC 机
C. CISC 机一定不采用流水技术

30. 在 CPU 的寄存器中,_____对用户是完全透明的。
A. 程序计数器　　B. 指令寄存器　　C. 状态寄存器

8.4.2 填空题

1. 控制器的功能是_____。
2. CPU 的功能是_____。
3. CPU 的基本组成包括_____。

4. 在CPU中，指令寄存器的作用是__A__，其位数取决于__B__；程序计数器的作用是__C__，其位数取决于__D__。

5. 指令周期是__A__，最基本的指令周期包括__B__和__C__。

6. 根据CPU访存的性质不同，可将CPU的工作周期分为__A__、__B__、__C__和__D__。

7. 在中断响应周期内CPU自动执行一条__A__指令，完成__B__、__C__和__D__操作。

8. 完成一条指令一般分为__A__周期和__B__周期，前者完成__C__操作，后者完成__D__操作。

9. 计算机中存放当前指令地址的寄存器叫__A__。在顺序执行程序时，若存储器按字节编址，而指令长度为32位，则每取出一条指令后，该寄存器自动加__B__，当执行__C__指令或__D__操作时，该寄存器接收新的地址。

10. 中断标志触发器用于__A__，允许中断触发器用于__B__，响应中断的条件是__C__，响应中断的时间是__D__。

11. 中断判优的含义是__A__，通常可用__B__和__C__来实现中断判优，后者所需的时间更长。中断服务程序的入口地址可通过__D__和__E__获得，前者所需的时间短。

12. 允许中断触发器用于__A__，其状态受__B__控制，当允许中断触发器为“1”状态时，表示__C__。

13. 多重中断的含义是__A__，实现多重中断的条件是__B__。

14. 置“0”允许中断触发器可通过__A__或__B__实现。

15. 在中断系统中，通常将中断源分为__A__和__B__两大类，其中__C__优先级高。

16. CPU响应中断后可通过__A__或__B__转至中断服务程序入口地址。前者需配有__C__，后者需配有__D__。

17. 流水线处理器可处理__A__和__B__，其实质是__C__处理，以提高机器速度。

18. 在CPU中保存当前正在执行的指令的寄存器是__A__，保存下一条指令地址的寄存器是__B__，保存CPU访存地址的寄存器是__C__。

19. 控制器中CU是__A__部件，它可采用__B__设计或__C__设计方法实现。

20. 任何指令周期的第一步必定是__A__周期。

21. 在指令周期中是否有间址周期由__A__决定。

22. 取指令过程是由__A__给出现行指令地址，然后送至__B__，经地址线从存储器读出，经数据线送至CPU中的__C__，最终送至__D__。

23. 一个五级流水的处理器，当任务饱满时，它处理10条指令的加速比是__A__。

24. 一个五级流水的处理器，共有12条指令连续输入此流水线，则在12个时钟周期结束时执行完__A__条指令。

25. 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是$T_1=60$ ns、$T_2=50$ ns、$T_3=90$ ns、$T_4=80$ ns。则加法器流水线的时钟周期至少为__A__。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为__B__。

26. 流水线中的多发技术包括 A 、B 和 C 。

27. 在流水线的多发技术中，A 在原来的时钟周期内，功能部件被使用多次。

28. A 技术在每个时钟周期内可同时并发多条独立指令，处理器中需配置多个功能部件和指令译码电路，以便同时执行多个操作。

29. 在流水线的多发技术中，A 技术对编译器的要求更高，因为在一个时钟周期内，虽然执行一条指令，但要求各个功能部件之间不允许有数据相关。

30. 流水 CPU 是以 A 为原理构造的处理器。目前高性能的微处理器无一不采用 B 。

31. 影响流水线性能的因素主要反应在 A 相关、B 相关和 C 相关。

32. 结构相关发生在 A 时，如 B 。

33. 当出现 A 时，便发生了控制相关。

34. 数据相关是指 A ，它又分 B 、C 和 D 。

35. 若采用硬件向量法形成中断服务程序的入口地址，则 CPU 在中断周期完成 A 、B 和 C 操作。

36. 若采用软件查询的方法形成中断服务程序的入口地址，则 CPU 在中断周期完成 A 、B 和 C 操作。

37. 中断判优可通过 A 和 B 实现，前者速度更快。

38. 中断服务程序的入口地址可通过 A （硬件向量法）和 B （软件查询法）寻找。

39. 在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是 A ，另一种是 B 。

40. 某机有四个中断源，优先顺序按 1→2→3→4 降序排列，若想将中断处理次序改为 3→1→4→2，则 1、2、3、4 中断源对应的屏蔽字分别是 A （1101）、B （0100）、C （1111）和 D （0101）。

8.4.3　问答题

1. CPU 有哪些功能？画出其内部组成框图，并说明图中每个部件的作用。

2. 什么是指令周期？指令周期是否有一个固定值？为什么？

3. 画出指令周期的流程图，分别说明图中每个子周期的作用。

4. 根据 CPU 访存的性质不同，可将 CPU 的工作周期分为哪几类？

5. 中断周期前和中断周期后各是 CPU 的什么工作周期？中断周期完成什么操作？

6. 存储器中有若干数据类型：指令代码、运算数据、堆栈数据、字符代码和 BCD 码，计算机如何区别这些代码？

7. 什么叫系统的并行性？粗粒度并行性和细粒度并行性有何区别？

8. 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中的哪个更能提高处理器速度，为什么？

9. 当遇到什么情况时，流水线将受阻？举例说明。

10. 指令流水线和运算流水线结构有何共同之处?

11. 写一组指令序列,说明因数据相关会影响该程序的执行结果。

12. 举例说明流水线中的几种数据相关。

13. 假设指令流水线分 8 个过程段,若每个过程段所需的时间为 T,试问完成 100 条指令共需多少时间?

14. 今有四级流水线,分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤。假设完成各步操作的时间依次为 100 ns、100 ns、70 ns、50 ns。

(1) 流水线的时钟周期应取何值?

(2) 若相邻的指令发生数据相关,那么第二条指令安排推迟多少时间才能不发生错误?

(3) 若相邻两指令发生数据相关,而不推迟第二条指令的执行,可采取什么措施?

15. 在三个过程段的浮点加法运算流水线中,假设每个过程段所需的时间分别是 60 ns、90 ns、70 ns,试求三级流水线加法器的加速比。

16. 在一个四级指令流水线中,假设时钟周期为 50 ns,共有 30 条指令连续输入此流水线,试求该流水线的最大吞吐率、实际吞吐率和加速比。

17. 在一个四级指令流水线中,假设每段的执行时间分别是 20 ns、16 ns、20 ns、18 ns。对于完成 50 条指令的流水线而言,其加速比为多少?该流水线的实际吞吐率为多少?该流水线的效率为多少?

18. 与各中断源的中断级别相比,是否可以说 CPU(或主程序)的级别最高,为什么?

19. 什么是中断?设计中断系统需考虑哪些主要问题?

20. 在计算机系统中,为了管理中断,硬件上通常有哪些设置?各有何作用?指令系统应有哪些设置?

21. 什么是中断隐指令?它有哪些功能?

22. 中断系统中采用屏蔽技术有何作用?

23. 为实现多重中断,需有哪些硬件支持?

24. 在中断系统中 INTR、INT、EINT 三个触发器各有什么作用?

25. CPU 在处理中断过程中,有几种方法找到中断服务程序的入口地址?举例说明。

26. 中断处理过程中为什么要中断判优?有几种方法实现?若想改变原定的优先级顺序,可采取什么措施?

27. 中断处理过程中保护现场需完成哪些操作?如何实现?

28. CPU 响应中断的条件是什么?CPU 什么时间响应中断?

29. 什么是多重中断?实现多重中断有无条件约束?

30. 画出中断服务程序的处理流程,若想改变优先级可采取什么措施?

31. 什么叫屏蔽字?如何设置屏蔽字?

32. 什么叫向量中断?举出两个不同的例子加以说明。

33. 现有 A、B、C、D 四个中断源,其优先级由高向低按 A、B、C、D 顺序排列。若中断服务程

序的执行时间为 20 μs，请根据图 8.28 时间轴给出的中断源请求中断的时刻，画出 CPU 执行程序的轨迹。

34. 设某机配有 A、B、C 三台设备，其优先顺序是 A>B>C，为改变中断处理次序，将它们的屏蔽字分别设置为如表 8.7 所示：




图 8.28　A、B、C、D 四个中断源的中断请求

表 8.7　第 34 题各中断源对应的屏蔽字

设备	屏蔽字		
A	1	1	1
B	0	1	0
C	0	1	1

请按图 8.29 所示的时间轴给出的设备请求中断的时刻，画出 CPU 执行程序的轨迹。设 A、B、C 中断服务程序的执行时间均为 20 μs。




图 8.29　A、B、C 三个中断源的中断请求

35. 某机有五个中断源 L_0，L_1，L_2，L_3，L_4，按中断响应的优先次序由高向低排序为 $L_0 \rightarrow L_1 \rightarrow$

$L_2 \rightarrow L_3 \rightarrow L_4$，现要求中断处理次序改为 $L_1 \rightarrow L_3 \rightarrow L_4 \rightarrow L_0 \rightarrow L_2$，写出各中断源的屏蔽字。

36. 某机有三个中断源，其优先级按 1→2→3 降序排列。假设中断处理时间均为 τ，在图8.30所示的时间内共发生 5 次中断请求，图中①表示 1 级中断源发出的中断请求信号，其余类推，画出 CPU 执行程序的轨迹。




图 8.30 第 36 题 5 次中断请求

参考答案

8.4.1 选择题

1. B	2. C	3. C	4. B	5. B	6. C
7. A	8. C	9. A	10. B	11. C	12. C
13. B	14. B	15. C	16. B	17. C	18. A
19. B	20. B	21. C	22. C	23. B	24. A
25. C	26. B	27. C	28. B	29. A	30. B

8.4.2 填空题

1. A. 取指令、分析指令、发出各种微操作命令、执行不同指令、处理各种异常情况或特殊请求等
2. A. 指令控制、操作控制、时间控制、数据加工、处理中断
3. A. 各类寄存器、算术逻辑部件 ALU、控制单元、中断系统
4. A. 存放当前正在执行的指令　　B. 指令字长
   C. 指示现行指令的地址并跟踪后继指令地址
   D. 存储单元的个数
5. A. CPU 从主存取出一条指令并执行完该指令所需的时间
   B. 取指周期
   C. 执行周期
6. A. 取指周期　　B. 间址周期　　C. 执行周期　　D. 中断周期
7. A. 中断隐　　B. 保护断点　　C. 关中断

D. 向量地址送 PC(硬件向量法)或中断识别程序入口地址送 PC(软件查询法)

8. A. 取指 B. 执行 C. 取指令和分析指令
D. 执行指令

9. A. 程序计数器 PC B. 4 C. 转移
D. 中断

10. A. 指示 CPU 进入中断周期
B. 开放(允许中断)或关闭(不允许中断)中断系统
C. 中断源有请求和中断允许触发器为“1”时
D. 每条指令执行周期结束时刻

11. A. 当多个中断源同时提出请求时,确定响应的优先次序
B. 硬件排队器 C. 软件排队 D. 硬件向量法 E. 软件查询法

12. A. 标志 CPU 是否允许中断
B. 开中断指令、关中断指令或硬件自动复位
C. 系统开放,允许中断

13. A. CPU 在处理中断的过程中,又允许响应新的中断请求
B. 在中断服务程序中必须提前设置“开中断”指令,使允许中断触发器为“1”,而且只有级别更高的中断源才能中断现行的中断服务程序

14. A. 关中断指令 B. 在中断响应时,由硬件自动关中断

15. A. 可屏蔽中断 B. 不可屏蔽中断 C. 不可屏蔽中断

16. A. 硬件向量法 B. 软件查询法 C. 向量地址形成部件(编码器)
D. 中断识别程序

17. A. 指令流水 B. 运算流水 C. 并行

18. A. 指令寄存器 IR B. 程序计数器 PC
C. 存储器地址寄存器 MAR

19. A. 提供完成机器全部指令功能的微操作命令序列的
B. 组合逻辑 C. 微程序

20. A. 取指

21. A. 指令的寻址特征指出是否有间接寻址

22. A. 程序计数器 PC B. 存储器地址寄存器 MAR
C. 存储器数据寄存器 MDR D. 指令寄存器 IR

23. A. 3.6

24. A. 8

25. A. 90 ns B. 280 ns

26. A. 超标量技术 B. 超流水线技术 C. 超长指令字技术

27. A. 超流水线技术

28. A. 超标量

29. A. 超长指令字

30. A. 时间并行性　　B. 流水技术

31. A. 结构　　B. 数据　　C. 控制

32. A. 硬件资源满足不了指令重叠执行的要求

B. 在某个时钟周期内流水线既要完成某条指令对操作数的存储器访问操作，又要完成另一条指令的取指令操作，即发生了访存冲突

33. A. 条件转移指令(或分支指令)

34. A. 由于指令重叠执行，可能改变对操作数的读写访问顺序

B. 读后写相关　　C. 写后读相关　　D. 写后写相关

35. A. 保护程序断点　　B. 硬件关中断　　C. 向量地址送至 PC

36. A. 保护程序断点　　B. 硬件关中断

C. 中断识别程序入口地址送至 PC

37. A. 硬件排队　　B. 软件排队(编程)

38. A. 硬件向量法　　B. 软件查询法

39. A. 在向量地址的存储单元中，存放一条无条件转至入口地址的指令

B. 在向量地址的存储单元中，直接存放入口地址，形成一个向量地址表

40. A. 1101　　B. 0100　　C. 1111　　D. 0101

8.4.3 问答题

1. CPU 具有控制程序的顺序执行、产生完成每条指令所需的控制命令、对各种操作实施时间上的控制、对数据进行算术和逻辑运算以及处理中断等功能，其框图如图 8.31 所示。图中寄存器包括专用寄存器(如程序计数器、指令寄存器、堆栈指示器、存储器地址寄存器、存储器数据寄存器、状态寄存器等)以及通用寄存器(存放操作数)；CU 产生各种微操作命令序列；ALU 完成算术和逻辑运算；中断系统用于处理各种中断。

2. 指令周期是 CPU 每取出并执行一条指令所需的全部时间，也即 CPU 完成一条指令的时间。由于各种指令操作功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和指令在执行阶段的访存次数和执行阶段所需要完成的操作有关。

3. 图 8.32 所示是指令周期的流程图，取指周期完成取指令和分析指令的操作；间址周期用于取操作数的有效地址；执行周期完成执行指令的操作；中断周期是当 CPU 响应中断时，由中断隐指令完成保护程序断点、硬件关中断和向量地址送 PC(硬件向量法)的操作。

4. 根据访存性质不同，CPU 的工作周期可分为取指周期、间址周期、执行周期和中断周期四类。它们访存的目的分别是取指令、取有效地址、取(或存)操作数及将程序断点保存起来。

5. CPU 中断周期前为执行周期，中断周期后为取指周期。中断周期完成下列操作：保存程序断点；硬件关中断；将向量地址送至程序计数器(硬件向量法)或将中断识别程序入口地址送至程序计数器(软件查询法)。

6. CPU 在取指阶段从存储器取出的信息为指令代码。CPU 在执行阶段从存储器取出的可以是运算数据、字符代码或 BCD 码，具体是哪一种信息与指令的操作码有关。凡是根据堆栈指示器 SP 所指示的地址访存时所获得的数据即为堆栈数据。




图 8.31　第 1 题答图




图 8.32　第 3 题答图

7. 所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。

并行性可分粗粒度并行和细粒度并行两类。粗粒度并行性是在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法（软件）实现。细粒度并行性是指在处理机的操作级和指令级的并行性，一般用硬件实现，其中指令流水就是一项重要技术。

8. 指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，图 8.33(a)和(b)分别是指令的二级流水和四级流水示意图。

把指令周期划分得更细，使更多的指令在同一时间内执行，更能提高处理器速度，故四级流水比二级流水的处理速度高。

9. 流水线受阻一般有三种情况。

（1）在指令重叠执行过程中，硬件资源满足不了指令重叠执行的要求，发生资源冲突，引起控制相关。如在同一时间，几条重叠执行的指令分别要取指令、取操作数和存结果，都需要访存，就会发生访存冲突。

（2）在程序的相邻指令之间出现了某种关联，如当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行，可能改变对操作数的读写访问顺序，引起数据相关。

（3）当流水线遇到分支指令时，如一条指令要等前一条（或几条）指令作出转移方向的决定后，才能进入流水线时，便发生控制相关。

10. 指令流水线和运算流水线的共同点是：由于相邻两段在执行不同的操作，所需的时间可




图 8.33 第 8 题答图

能不相同,因此在相邻两段之间必须设置锁存器或寄存器,以保证在一个时钟周期内流水线各段的输出信号不变。

11. 假设处理器具有五级流水结构:IF(取指)、ID(译码和读寄存器)、EX(执行和访存有效地址计算)、MEM(存储器访问)、WB(结果写回寄存器),下列指令序列中,第(2)、(3)、(4)指令将取到错误的操作数。

(1) SUB R_3,R_1,R_2 ;$(R_1)-(R_2)\rightarrow R_3$

(2) ADD R_6,R_3,R_4 ;$(R_3)+(R_4)\rightarrow R_6$

(3) AND R_7,R_5,R_3 ;$(R_5)\text{AND}(R_3)\rightarrow R_7$

(4) OR R_8,R_3,R_2 ;$(R_3)\text{OR}(R_2)\rightarrow R_8$

(5) SUB R_{10},R_9,R_3 ;$(R_9)-(R_3)\rightarrow R_{10}$

由于第(1)条指令在第 5 个时钟周期结束才能将结果写入 R_3,而第(2)、(3)、(4)条指令分别在第 3、4、5 个时钟周期要读 R_3的内容,造成错误。

12. 流水线中的数据相关有三种类型:

(1) 写后读(RAW)。如在下列一组指令中,I_1指令运算结果应先写入 R_1,然后在 I_2指令中读出 R_1的内容,即写数指令在前,读数指令在后。

I_1 ADD R_1,R_2,R_3 ;$(R_2)+(R_3)\rightarrow R_1$

I_2 SUB R_4,R_1,R_5 ;$(R_1)-(R_5)\rightarrow R_4$

(2) 读后写(WAR)。如在下列这组指令中,I_3指令应先读出 R_6的内容并存入存储器,然后在 I_4指令中将运算结果写入 R_6,即读数指令在前,写数指令在后。

I_3 MOV RESULT,R_6 ;$(R_6)\rightarrow$RESULT

I_4 SUB R_6,R_7,R_8 ;$(R_7)-(R_8)\rightarrow R_6$

(3) 写后写(WAW)。在下列这组指令中,如果 I_6指令的与运算结果早于 I_5指令的除法结

果，变成 I_6 指令在 I_5 指令写入 R_3 前就写入 R_3，导致 R_3 内容错误，发生写后写相关。

I_5 DIV R_3, R_4, R_5 ；$(R_4) \div (R_5) \rightarrow R_3$

I_6 AND R_3, R_9, R_{10} ；(R_9) AND $(R_{10}) \rightarrow R_3$

13. 所需时间为 $8T+(100-1)T=107T$

14. (1) 流水线的时钟周期应按各步操作的最大时间来考虑，即流水线的时钟周期应取 100 ns。

(2) 若相邻两条指令发生数据相关，需使第二条指令暂停执行，直到前面指令产生结果后，再执行第二条指令，因此至少要延迟两个时钟周期。

(3) 若想不推迟第二条指令的执行，在硬件设计上可采取旁路技术，即设置直接传送数据的通路。

15. 在浮点加法器三级运算流水线中，其时钟周期至少为 90 ns。如果采用同样的逻辑电路，而且是非流水线方式，则浮点加法所需的时间是(60+90+70) ns=220 ns。故三级流水的浮点加法器的加速比为 220/90≈2.4。

16. 该流水线的最大吞吐率为 $1/50\ \text{ns}=20\times10^6$ 条指令/s

该流水线的实际吞吐率为

$$30/[4\times50\ \text{ns}+(30-1)\times50\ \text{ns}]\approx18\times10^6 \text{条指令/s}$$

该流水线的加速比为

$$(30\times4)/[4+(30-1)]\approx3.63$$

17. 根据题目给出的流水线每段执行时间，确定其时钟周期至少为 20 ns。对于完成 50 条指令的流水线而言，其实际吞吐率为 $50/[20\ \text{ns}\times(4+49)]\approx47\times10^6$ 条指令/s。其加速比为(50×4)/(4+50−1)=3.77。该流水线的效率为 3.77/4≈0.94。

18. 与各个中断源的中断级别相比，不能说 CPU(主程序)的级别最高。因为在主程序执行时，若有 I/O 请求或有硬件等方面的故障(若它们未被屏蔽)，都可以中断主程序的执行，因此 CPU 的级别并不是最高的。

19. CPU 在程序运行过程中，遇到异常情况或特殊请求，需暂停现行程序，转至对这些异常情况或特殊请求的处理，处理完后再返回到原程序断点处继续执行，这一过程即为中断。设计中断系统需考虑如下几个问题。

(1) 中断源如何向 CPU 提出请求？

(2) 当多个中断源同时提出请求时，CPU 如何确定响应的优先次序？

(3) CPU 在什么条件、什么时间、以什么方式响应中断？

(4) 如何保护现场？

(5) 如何寻找中断服务程序的入口地址？

(6) 如何恢复现场？

(7) 当出现中断嵌套时如何处理？

20. 在计算机系统中，为了管理中断需设置下列这些硬件，它们的作用分别是：

(1) 中断请求触发器，其个数与中断源个数相等，用以标志某个中断源向 CPU 提出中断

请求。

(2) 中断屏蔽触发器,其个数与中断请求触发器相等,当其为 1 时,表示该中断源的中断请求被屏蔽,CPU 不能响应。

(3) 排队器,用来进行中断判优。当多个中断源同时请求时,排队器可选中优先级最高的中断请求。

(4) 向量地址形成部件,用以产生中断源的向量地址,从而可找到中断服务程序的入口地址。

(5) 允许中断触发器,当其为 1 时,CPU 允许处理中断。

(6) 中断标志触发器,标志系统进入中断周期。

(7) 堆栈,用来保护现场。

(8) 中断查询信号电路。在每条指令执行周期结束时刻,该电路向各中断源发查询信号。

在计算机系统中,为了管理中断,指令系统应设有开中断、关中断、置屏蔽字及中断返回等指令。

21. 中断隐指令是指令系统中没有的指令,它由 CPU 在中断响应周期自动完成。其功能是保护程序断点、硬件关中断、向量地址送 PC(硬件向量法)或中断识别程序入口地址送 PC(软件查询法)。

22. 采用屏蔽技术的作用是:

(1) 在多重中断系统中,CPU 响应中断后不希望有级别低的其他中断请求的干扰,采用屏蔽技术可屏蔽本级和更低级的中断请求,使中断处理可靠进行。

(2) 改变中断处理的优先级。

(3) 有选择地封锁部分中断请求,使程序控制更灵活。

23. 为实现多重中断,需设置中断请求触发器、屏蔽触发器、排队器、向量地址形成部件、中断标志触发器、允许中断触发器、堆栈及中断查询信号电路等。

24. INTR 是中断请求触发器,每个中断源都对应一个 INTR,当其为“1”状态时,表示该中断源有请求。EINT 是允许中断触发器,当其为“1”时,表示 CPU 允许响应中断源的请求;当其为“0”时,意味着 CPU 禁止响应中断。INT 是中断标记触发器,当其为“1”时,表示 CPU 进入中断周期。

25. CPU 在处理中断过程中有两种方法找到中断服务程序的入口地址。

(1) 硬件向量法是由硬件电路产生对应某中断源的向量地址,在向量地址内可设一条无条件转移指令,转向中断服务程序的入口地址。只需在中断响应周期将向量地址送至 PC,在 CPU 进入下一取指周期时,就可取出无条件转移指令,执行该指令即可转至中断服务程序。也可以在向量地址内直接存放服务程序的入口地址,通过访问向量地址的存储单元,采用间址的方法找到服务程序的入口地址。

(2) 软件查询法是在主存中存有一段中断识别程序,它通过程序判断是哪个中断源提出请求,并转至相应的入口地址。只要在中断响应周期将中断识别程序的首地址送至 PC,在 CPU 进入下一取指周期时,就可取出中断识别程序的第一条指令,逐条执行指令,便可找到相应的服务程序入口地址。

26. 中断源的请求是随机的,在某一时刻可能有多个中断源提出请求,而 CPU 只能响应一个,故必须中断判优,以解决响应的优先次序。

中断判优有两种方法实现:硬件排队和软件排队。前者用组合逻辑电路实现,后者用程序按优先级别(从高至低)顺序查询各中断源,以实现排队。

欲想改变优先顺序,可采用屏蔽技术,重新设置屏蔽字,封锁级别高的请求源,开放级别低的请求源。

27. 中断处理过程中,保护现场包括以下操作:

(1) 将程序断点保存起来,可用中断隐指令完成。

(2) 将各通用寄存器及状态寄存器的内容保存起来,可在中断服务程序中用机器指令编程完成。

28. CPU 响应中断的条件是:允许中断触发器必须为 1;中断源提出请求,又未被屏蔽,并排上队。

CPU 在每条指令执行周期结束时刻要向所有中断源发中断查询信号,此时若条件满足,即可响应中断。

29. 多重中断即指 CPU 在处理中断的过程中,又出现了新的中断请求,此时若 CPU 暂停现行的中断处理,转去处理新的中断请求,如图 8.34 所示,即多重中断。

实现多重中断的条件如下:

(1) 必须重新设置“开中断”指令。因 CPU 响应中断后,即由硬件自动将允许中断触发器清“0”,关闭了中断系统,CPU 不再能响应中断。只有在中断服务程序中重新设置一条“开中断”指令,使允许中断触发器为“1”,开放中断系统,才能再次响应中断请求。

(2) 只有优先级别更高的中断请求才能中断现行的中断处理程序。

30. 以实现多重中断处理的服务程序为例,其处理流程如图 8.35 实线部分所示。若想改变中断优先级,可在开中断前增加“置新屏蔽字”,在恢复现场后增加“恢复屏蔽字”,如图 8.35 中虚线部分所示。根据新屏蔽字的要求,就可改变处理优先级。

31. 每个中断源都有一个中断屏蔽触发器,当其为“1”时,CPU 不响应该中断源的请求。将所有中断屏蔽触发器组合起来,构成一个中断屏蔽寄存器,而中断屏蔽寄存器的内容即为屏蔽字。屏蔽字的设置与中断源的优先级有关,主要有以下几个原则。

(1) 如果根据需要,对某个中断源的请求不予处理,则可将对应该中断源的屏蔽触发器置“1”。

(2) 通常在多重中断中,为了使中断处理可靠进行,响应中断后需屏蔽本级和更低级的中断请求。例如共有 8 个中断源,则排序为第 3 优先级的中断源应设置“00111111”屏蔽字。

(3) 若想改变优先级,可按新的优先级设置屏蔽字。仍以 8 个中断源为例,如果想改变排序为第 5 和第 6 中断源的优先级,那么在响应了第 5 个中断源的中断请求后,设置新的屏蔽字“00001011”,便可使级别为 6 的中断源可以中断级别为 5 的中断服务程序。




图 8.34 第 29 题答图




图 8.35 第 30 题答图

32. 向量中断即当有中断请求时，由硬件产生该中断源对应的向量地址，再由向量地址找到服务程序的入口地址，然后暂停现行程序为中断源服务。例如，向量地址内可以存放一条无条件转移指令，转移地址即为该中断源的服务程序入口地址。只要在中断周期内完成向量地址→PC，那么在接着的取指周期便可取出无条件转移指令，执行该指令，即可转至服务程序的入口地址。又如，在向量地址内直接存入服务程序的入口地址，而所有向量地址的内容就组成了一个入口地址表。同样只要在中断周期内完成向量地址→PC，那么通过查入口地址表，间址后就可找到服务程序的入口地址。

33. 根据给出的 A、B、C、D 中断源的中断请求时刻，CPU 执行程序的轨迹如图 8.36 所示。




图 8.36 第 33 题答图

34. 根据题意，CPU 执行程序的轨迹如图 8.37 所示。




图 8.37　第 34 题答图

35. 五个中断源的屏蔽字如表 8.8 所示。

表 8.8　第 35 题五个中断源的屏蔽字

中断源	屏蔽字				
	L_0	L_1	L_2	L_3	L_4
L_0	1	0	1	0	0
L_1	1	1	1	1	1
L_2	0	0	1	0	0
L_3	1	0	1	1	1
L_4	1	0	1	0	1

36. 根据题意，CPU 执行程序的轨迹如图 8.38 所示。




图 8.38　第 36 题答图